Přeskočit příkazy pásu karet
Přejít k hlavnímu obsahu

O portálu Kontakt Mapa webu Registrovat | Přihlásit

Rozšířené
hledání
Zavedení výuky programování hradlových polí FPGA ve VHDL
Projekt realizovaný v rámci OP VK na SŠIEŘ Rožnov pod Radhoštěm.
Projekt řeší zavedení výuky programování hradlových polí. Dosavadní spíše experimentální výuka ukázala velkou disproporci mezi chutí a potřebou na straně jedné a podmínkami k výuce na straně druhé.
Podrobnější informace naleznete v přiloženém souboru.

Přiložené soubory

 
Autor:  
Vložil/a: Lucie Julinová